#### LCD PANEL DRIVING CIRCUIT

Publication number: JP2001056664

Also published as:

Publication date: 2001-02-27

Inventor: UTO SHINYA; KUDO OSAMU

Applicant: FUJITSU LTD

Classification:
- International: G09G3/20: G09G3/36: G09G3/20: G09G3/36: (IPC1-7):


G09G3/20; G09G3/36 - European: G09G3/36C14

Application number: JP19990233128 19990819 Priority number(s): JP19990233128 19990819

Report a data error he

#### Abstract of JP2001056664

PROBLEM TO BE SOLVED: To obtain high quality display free from luminance irregularity and vertical streaks while not increasing the circuit size. SOLUTION: Output voltages of first and second buffer amplifiers 22a and 22b are supplied to a first output pad 24a. Output voltages of the second and third buffer amplifiers 22b and 22c are supplied to a second output pad 24b and output voltages of the third and fourth buffer amplifiers 22c and 22d are supplied to a third output pad 24c. Then, data line switching switches 25a to 25g and output polarity switching switches 23a to 23n are switched so that output voltages supplied to arbitrary adjacent output pads are always supplied from arbitrary adjacent buffer amplifiers. Thus, the generation of separation in the driving voltages to display same gradation between arbitrary adjacent data lines is prevented and luminance irregularity and vertical streaks is prevented.



Data supplied from the esp@cenet database - Worldwide

Family list 4 family members for: JP2001056664 Derived from 4 applications

Back to JP200

LCD PANEL DRIVING CIRCUIT

Inventor: UTO SHINYA; KUDO OSAMU Applicant: FUJITSU LTD

EC: G09G3/36C14 IPC: G09G3/20; G09G3/36; G09G3/20 (+3)

Publication info: JP2001056664 A - 2001-02-27

2 LCD PANEL DRIVING CIRCUIT

Inventor: UTO SHINYA; KUDO OSAMU

Applicant: FUJITSU LTD

EC: G09G3/36C14 IPC: G09G3/20; G09G3/36; G09G3/20 (+2)

Publication info: KR20010020634 A - 2001-03-15

3 LCD panel driving circuit Inventor: UTO SHINYA (JP); KUDO OSAMU (JP)

Applicant: FUJITSU LTD (JP) IPC: G09G3/20: G09G3/36: G09G3/20 (+3)

EC: G09G3/36C14

Publication info: TW561442B B - 2003-11-11 Driving circuit for supplying tone voltages to liquid crystal display

Inventor: UDO SHINYA (JP); KUDO OSAMU (JP) Applicant: FUJITSU LTD (JP) EC: G09G3/36C14 IPC: G09G3/20; G09G3/36; G09G3/20 (+2)

Publication info: US6747624 B1 - 2004-06-08

Data supplied from the esp@cenet database - Worldwide

## (19)日本国特許庁(JP)

# 四公開特許公報(A)

(11)特許出願公開番号 特開2001-56664 (P2001-56664A)

(43) 公願日 平成13年2月27日(2001.2.27)

(51) Int.Cl.7		徽別紀号	FΙ	テーマコート*(参考)		
G 0 9 G	3/20	641	G 0 9 G 3/20	641Z 5C006		
	3/36		3/36	5 C 0 8 0		

#### 審査請求 未請求 請求項の数6 OL (全 9 頁)


特職平11-233128	(71)出願人	000005223
		富士通株式会社
平成11年8月19日(1999.8.19)	ł	神奈川県川崎市中原区上小田中4丁目1番
		1号
	(72)発明者	鵜戸 真也
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
	(72)発明者	工藝 修
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
	(74)代理人	100104190
		弁理士 酒井 昭徳
	1	最終質に続く
		平成11年8月19日(1999.8.19) (72)発明者 (72)発明者

# (54) 【発明の名称】 LCDパネル駆動回路

#### (57)【要約】

【課題】 LCDパネル駆動回路において、回路規模を 増大させることなく、輝度ムラや縦スジのない高品質の 表示をする。

【解決手段】 第1番目の出力パッド24 a に第1 および第2番目のバッファ・アンプ22a,22bの出力電圧を、第2番目の出外パッド24bに第2な近第3番目のパッファ・アンプ22b,2cの出力電圧を、第3番目の出力パッド24cに第3および第4番目のボッファ・アンプ2c2c,22dの出力電圧を終わることで、任意の隣接する出力パッドに供給される出力電圧が、常に、任意の隣接するパッファ・アンプから供給されるように、データライン切替えスイッチ25a~25 Rおよび出力感性切替えスイッチ25a~25 Rおよび出力感性切替えスイッチ25a~25 Rを切り同一の暗調表示をするための駆動電圧の隔たり発生を抑え、輝度した今被次ジを防ぐ。



#### 【特許請求の範囲】

【請求項1】 一列に配置された複数のバッファ・アン プから一列に配置された複数の出力端子に階調電圧を供 給するLCDパネル駆動回路において、

1

前記複数の出力端そのうちの任意の隣接する2個の出力 端子にそれぞれ供給される階調電圧が、常に、前記複数 のバッファ・アンプのうちの任意の隣接する2個のバッ ファ・アンプからそれぞれ出力されるものであることを 特徴とするLCDパネル駆動回路。

【請求項2】 自然数 i に対して、2 i 個のセレクタの 10 出力を2 j 本のデータラインに供給するLCDパネル駆 動同路であって、

第1の極性出力用データに基づいて防調電圧を選択する i個の第1の極性用のセレクタと、

第2の極性出力用データに基づいて階調電圧を選択する i個の第2の極性用のセレクタと、

前記第1の極性用のセレクタにそれぞれ接続された i 個 の第1の極性用のパッファ・アンプと、

特定の1個の前記第2の極性用のセレクタに接続され得 る1個の第2の極性用のバッファ・アンプと、

前記第2の極性用のセレクタのそれぞれに2個ずつ対応 付けられ、かつ2個の前記第2の極性用のセレクタによ り共有され得るi個の第2の極性用のバッファ・アンプ

同一のタイミングで、前記第2の極性用のセレクタの接 続先を、対応付けられた一対の前記第2の極性用のバッ ファ・アンプの間で切り替える「個のデータライン切替 えスイッチと、

前記データライン切替えスイッチと同一のタイミング で、前記第1の極性用のバッファ・アンプの出力先を隣 30 用セレクタ11b, 11d, ・・・、11nには、たと 接する一対のデータラインの間で切り替えるとともに、 前記一対の第2の極性用のバッファ・アンプのうち、一 方の第2の極性用のバッファ・アンプの出力先を前記一 対のデータラインのうちの一方と、それにさらに隣接す るデータラインとの間で切り替え、かつ他方の第2の極 性用のバッファ・アンプの出力先を前記一対のデータラ インのうちのもう一方と、それにさらに隣接するデータ ラインとの間で切り替える2 j 個の出力極性切替えスイ ッチと、

を具備することを特徴とするLCDパネル駆動回路。 【請求項3】 前記第1の極性用のバッファ・アンプと 前記第2の極性用のバッファ・アンプは交互に配置され ていることを特徴とする請求項2に記載のLCDパネル 駆動何路。

【請求項4】 前記データライン切替えスイッチと前記 出力極性切替えスイッチは、同一の制御信号により切替 え制御されることを特徴とする請求項2または3に記載 の L C D パネル駅 動回路。

【請求項5】 前記パッファ・アンプはオペアンプで機 成されることを特徴とする請求項2~4のいずれか一つ 50 る。

に記載のLCDパネル駆動回路。

【請求項6】 LCDパネルがカラー用のパネルであ り、同一色の画素に対応するデータライン群ごとに上記 請求項2~5のいずれか一つに記載の回路構造を備えて いることを特徴とするしCDパネル駆動回路。

【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、LCD (液晶ディ スプレイ) パネル駆動向路に関する。近時、一般家庭用 TVやOA機器の表示装置として、LCDが急速に普及

してきている。その理由として、 LCDは、 CRTと比 較して薄型で軽量であり、CRTに劣らない表示品質を 得ることができることが挙げられる。

### [0002]

【従来の技術】図5は、従来のLCDパネル駆動回路の 要部を示す機略図である。この駆動回路は、N個のセレ クタ11a、11b、11c、11d、・・・、11 m、11nと、バッファ・アンプとして動作するN個の オペアンプ12a, 12b, 12c, 12d, ・・・,

20 12m, 12nと、N個の出力極性切替えスイッチ13 a, 13b, 13c, 13d, \* \* \*, 13m, 13n

とを備える。ここで、Nは2の倍数である。 [0003] tv/911a, 11b, 11c, 11

d, ・・・, 11m, 11nのうち、たとえば、奇数番 目に配置されたセレクタは正(+)極性出力専用であ

り、偶数番目のセレクタは負 (一)極性出力専用であ る。正極性出力専用セレクタ11a、11c. ・・・、 11mには、たとえば、正極性出力用の6ビットデータ と正極性の階調雷圧が入力される。一方、負極性出力専

えば、負極性出力用の6ビットデータと負極性の階調電 圧が入力される。

[0004]オペアンプ12a, 12b, 12c, 12 d. ・・・、12m. 12nのうち半分は正極性出力専 用のオペアンプであり、残りの半分は負極性出力専用の オペアンプである。各正極性出力専用オペアンプ12 a、12c、・・・、12mの非反転入力端子には、そ れぞれ、正極性出力専用セレクタ11a、11c、・・ 11mの出力電圧が印加される。

40 【0005】各負極性出力専用オペアンプ12b、12 d. ・・・・ 12nの非反転入力端子には、それぞれ、 負極性出力専用セレクタ11b、11d、・・・、11 nの出力電圧が印加される。

【0006】出力極性切替えスイッチ13a, 13b, 13c, 13d, · · · , 13m, 13nt, 2nt れ、出力パッド 1 4 a, 1 4 b, 1 4 c, 1 4 d, ・・ ・、14m、14nに接続されている。出力パッド14 a, 14b, 14c, 14d, · · · , 14m, 14n は、図示しない L.C.D パネルに電気的に接続されてい

【0007】ここで、出力極性切替えスイッチ13a, 13b, 13c, 13d, ・・・, 13m, 13nの切 替え動作とともに、LCDパネル駆動回路の作用を説明 するため、便官上、kを1以上の整数とする。第2k-1番目のデータD2k-1が正極性の場合、このデータD2k -1は第2k-1番目のセレクタに入力される。

【0008】その際、第2k-1番目の出力極性切替え スイッチは正極性側(図5に示す破線側)に雷気的に接 続される。したがって、第2k-1番目のセレクタから 出力された正極性の駆動電圧は、第2k-1番目のオペ 10 アンプおよび第2k-l番目の出力極性切替えスイッチ を介して、第2k-1番目の出力パッドに出力される。 【0009】この時、第2k番目のデータD2kは、負極 性となり、第2k番目のセレクタに入力される。その 際、第2k番目の出力極性切替えスイッチは負極性側 (図5に示す破線側)に電気的に接続される。したがっ て、第2k番目のセレクタから出力された負極性の駆動 電圧は、第2k番目のオペアンプおよび第2k番目の出 力極性切替えスイッチを介して、第2k番目の出力パッ ドに出力される。

【0010】 すなわち、第2k-1番目のデータライン の駆動電圧は、正極性のデータD2k-1に基づく正極性の 駆動電圧となり、第2k番目のデータラインの駆動電圧 は、負極性のデータD2kに基づく負極性の駆動電圧とな る。

【0011】データD2k-1とデータD2kは、第2k-1 番目および第2k番目のセレクタの前段で、一定の周期 で極性が反転される。負極性となったデータD2k-1は第 2 k 番目のセレクタに入力される。正極性となったデー て、第2k-1の出力極性切替えスイッチは負極性側 (図5に示す実線側)に電気的に接続される。また、第 2 k 番目の出力極性切替えスイッチは正極性側(図5に 示す実線側) に電気的に接続される。

【0012】したがって、第2k番目のセレクタから出 力された負極性の駆動電圧は、第2k番目のオペアンプ および第2k-1番目の出力極性切替えスイッチを介し て、第2k-1番目の出力パッドに出力される。第2k -1番目のセレクタから出力された正極性の駆動電圧 は、第2k-1番目のオペアンプおよび第2k番目の出 40 力極性切替えスイッチを介して、第2k番目の出力パッ

ドに出力される。

【0013】 すなわち、第2k-1番目のデータライン の駆動電圧は、負極性のデータD2k-1に基づく負極性の 駆動電圧となり、第2k番目のデータラインの駆動電圧 は、正極性のデータD2kに基づく正極性の駆動電圧とな る。したがって、第2k-1番目のデータラインの駆動 雷圧は、正極性のデータD2k-1に基づく正極性の駆動雷 圧と、負極性のデータD2k-1に基づく負極性の駆動電圧 とが所定の周期で交互に印加されることになる。

【0014】また、第2k番目のデータラインの駆動電 圧は、負極性のデータD2kに基づく負極性の駆動電圧 と、正極性のデータD2kに基づく正極性の駆動電圧とが 所定の周期で交互に印加されることになる。

【0015】 ここで、正極性のデータ D2k-1に基づく正 極性の駆動電圧と、負極性のデータD2k-1に基づく負極 性の駆動電圧とは、極性が反対で、大きさは同じであ る。負極性のデータD2kに基づく負極性の駆動電圧と、 正極性のデータD2kに基づく正極性の駆動電圧について も同じである。

【0016】このように、同一の画素に正極性の駆動電 圧と負極性の駆動電圧が一定の周期で交互に印加される ように、交流駆動をおこなう理由は、同じ画素に同じ極 性の電圧が印加され続けると液晶が劣化するという不都 合を回避するためである。しかし、交流駆動をおこなう と、画面のちらつき (フリッカ) が発生する。これを抑 えるため、LCDでは、隣り合うデータライン間に反対 の極性の駆動電圧を印加し、隣接する画素間に反対の極 性の雷圧が印加されるようにしている。

## 20 [0017]

【発明が解決しようとする課題】上述した従来のLCD パネル駆動回路では、第2k-1番目のデータラインの 駆動電圧は、第2k-1番目のオペアンプの出力電圧と 第2k番目のオペアンプの出力電圧とからなる。また、 第2k番目のデータラインの駆動電圧も、第2k-1番 目のオペアンプの出力電圧と第2k番目のオペアンプの 出力電圧とからなる。

【0018】したがって、第2k-1番目および第2k 番目のオペアンプにオフセット電圧があっても、第2k タD2kは第2k-1番目のセレクタに入力される。そし 30 -1番目のデータラインの駆動電圧と、第2k番目のデ ータラインの駆動電圧との間にはオフセット差が生じな い。同様に、第2k+1番目および第2k+2番目のオ ペアンプにオフセット電圧があっても、第2k+1番目 のデータラインの駆動電圧と、第2k+2番目のデータ ラインの駆動電圧との間にはオフセット差が生じない。 【0019】しかし、第2k-1番目のオペアンプと第 2k+1番目のオペアンプのオフセット電圧が反対の極 件であったり、第2k番目のオペアンプと第2k+2番 目のオペアンプのオフセット電圧が反対の極性である場 合には、同一の階調表示をおこなっても、第2k番目の データラインの駆動電圧と、第2k+1番目のデータラ インの駆動電圧との間には大きな電圧差が生じてしま う。したがって、同一の階調表示の際に、画面に輝度ム ラや縦スジが出ることがあるという問題点がある。 【0020】オペアンプのオフセット電圧が生じる原因

は、トランジスタの製造プロヤスにおけるバラツキであ る。そこで、従来は、カレントミラー回路を構成するト ランジスタの面積を大きくすることによって、製造プロ セスのパラッキを小さくし、それによってオペアンプの 50 オフセット電圧が小さくなるようにしている。しかし、

この技術には、LCDパネル駆動回路が大型化してしま うという欠点がある。

【0021】本発明は、上記問題点に鑑みてなされたも のであって、回路規模を増大させることなく、輝度ムラ や縦スジのない高品質の表示をおこなわせるLCDパネ ル駆動回路を提供することを目的とする。

#### [0022]

【課題を解決するための手段】本発明にかかるLCDパ ネル駆動回路は、一列に配置された複数の出力端子(出 カパッド)のうちの任意の隣接する2個の出力端子にそ 10 れぞれ供給される階調電圧が、常に、一列に配置された 複数のパッファ・アンプのうちの任意の隣接する2個の バッファ・アンプからそれぞれ出力される。

【0023】また、本発明にかかる1.00パネル駆動回 路は、i個の第1の極性用のセレクタ、i個の第2の極 性用のセレクタ、j個のデータライン切替えスイッチ、 j個の第1の極性用のバッファ・アンプ、j+1個の第 2の極性用のバッファ・アンプおよび2 j 個の出力極性 切替えスイッチを具備する。2 i 個の前記セレクタの出 力爾圧は、前記データライン切替えスイッチ、前記パッ 20 ファ・アンプおよび前記出力極性切替えスイッチを介し て2j本のデータラインに供給される。

【0024】第1の極性用のセレクタは、対応する第1 の極性用のバッファ・アンプに接続されている。第10 極性用のバッファ・アンプは、対応する出力極性切替え スイッチを介して、隣接する第1のデータラインと第2 のデータラインのいずれかに接続される。第2の極性用 のセレクタは、対応するデータライン切替えスイッチを 介して、対応する一対の第2の極性用のバッファ・アン プのいずれかに接続される。

【0025】一対の第2の極性用のバッファ・アンプの うち、一方のバッファ・アンプは、対応する出力極性切 替えスイッチを介して、前記第1のデータラインとそれ に隣接する第3のデータラインのいずれかに接続され る。他方の第2の極性用のバッファ・アンプは、対応す る出力極性切替えスイッチを介して、前記第2のデータ ラインとそれに隣接する第4のデータラインのいずれか に接続される。データライン切替えスイッチと出力極性 切替えスイッチは、所定のタイミングで同時に切り替え られる。

【0026】上述した構成によれば、第1のデータライ ンには、第1の極性用のバッファ・アンプの出力電圧 と、前記一対の第2の極性用のバッファ・アンプのうち の一方のバッファ・アンプの出力電圧が供給される。第 2のデータラインには、第1の極性用のパッファ・アン プの出力電圧と、前記一対の第2の極性用のバッファ・ アンプのうちの他方のバッファ・アンプの出力電圧が供 給される。

【0027】また、第3のデータラインには、前記一封 の第2の極性用のバッファ・アンプのうちの一方のバッ 50 ・コントロール205には、データ転送信号LP、デー

ファ・アンプ出力電圧と、第1または第2のデータライ ンに接続される第1の極性用のバッファ・アンプとは別 の第1の極性用のパッファ・アンプの出力電圧が供給さ れる。同様に、第4のデータラインには、前記一対の第 2の極性用のバッファ・アンプのうちの他方のバッファ ・アンプ出力電圧と、第1、第2または第3のデータラ インに接続される第1の極性用のパッファ・アンプとは 別の第1の極性用のバッファ・アンプの出力電圧が供給 される。

【0028】すなわち、任意の隣接するデータライン間 には、必ず共通のバッファ・アンプが接続される。その ため、任意の隣接するデータライン間において、同一の 階調表示をおこなうための駆動電圧に大きな隔たりが生 じるのを防ぐことができるので、同一の階調表示の際 に、画面に輝度ムラや縦スジが出るのを防ぐことができ

【0029】また、上述した構成によれば、バッファ・ アンプがオペアンプの場合に、カレントミラー回路を構 成するトランジスタの面積を大きくしてオペアンプのオ フセット電圧を小さくする必要がないため、LCDパネ ル製動回路の回路規模を小さくすることができる。それ によって、LCDパネルを用いた表示装置の小型化を図 ることができる。

# [0030]

【発明の実施の形態】以下に、本発明の実施の形態につ いて図1~図4を参照しつつ詳細に説明する。図1は、 本発明を適用したLCDパネル駆動回路の全体構成を示 すプロック図である。

【0031】図1において、LCDパネル駆動回路は、

30 クロックコントロール200、シフトレジスタ201、 データレジスタ202、ラッチ203、レベルシフタ2 04. 207. セレクタ210、バッファ・アンプ22 0、データ・コントロール205、極性コントロール2 0.6. ラダー抵抗2.0.8 およびパイアス回路2.0.9 を備 えている。

【0032】クロックコントロール200は、外部から イネーブル信号EIO1~EIO384を受け取り、デ ータを受ける準備をする。また、クロックコントロール 200は、データを受け終わると次の I C ヘイネーブル 40 信号を出力してパワーダウンモードに入る。クロックコ ントロール200には、外部からクロックDCLK、左 右シフト信号RLおよびデータ転送信号LPが入力され るとともに、図示しないデジタル電源から電源電圧VD DDおよび接地電圧DGNDが供給される。電源電圧 V DDDおよび接地電圧DGNDは、シフトレジスタ20 1、データレジスタ202およびラッチ203にも供給

【0033】シフトレジスタ201には、左右シフト信 号RLおよびデータ転送信号LPが入力される。データ

タ $D00\sim D05$ ,  $D10\sim D15$ ,  $D20\sim D05$ ,  $D30\sim D35$ ,  $D40\sim D45$ ,  $D50\sim D558$   $\pm G7$  -  $\cancel{5}$   $\cancel{5}$   $\cancel{5}$   $\cancel{5}$   $\cancel{6}$   $\cancel{5}$   $\cancel{6}$   $\cancel{5}$   $\cancel{6}$   $\cancel{6}$ 

[0034] 検性コントロール206には、外部から検性反転信号POLが入力される。極性コントロール20 6は、入力された極性反転信号POLに基づいて、各出力の極性を切り替える信号を発生する。ラッチ203 は、出力中の階調データを保持する。レベルシフタ20 4、セレクタ210およびパッファ・アンプ220に は、図示しないアナログ電源から電源電圧VDDAおよび接触電圧AGNDが供給される。

【0035】 ラダー抵抗208には、外部から構調電圧 (外部階調電圧) HVOーHV8、LVOーLV8が入 力される。セレクタ210は、ラダー抵抗208におい て外部階調電圧を抵抗分割して発生した64階調の電圧 に対して選択をおこなう。パッファ・アンプ220は、 センクタ10において選択された電圧をパッファリン 20 グし、出力する。

【0036】図2は、実施の形態にかかるLCDパネル製動図路のセレクタ210 およびパッファ・アンプ22 0よりなる回路プロックの詳細を示す機能図である。
【0037】図2において、セレクタ210 およびパッファ・アンプ22 0よりなる回路プロックは、2 1 個のセレクタ21 a、21 b、21 c、21 d、・・・、2 1 m、21 nと、j 個のデータライン切替えスイッチ25 a、25 b・・・、25 gと、2 j + 1 個のパッフ・アンプ22 a、2 2 c、2 2 c、2 2 c、2 2 c、2 2 n、2 3 n。2 2 c n。2 c c,1 は自然数であり、たとえば j = 19 2 である。 ここで、j は自然数であり、たとえば j = 19 2 である。

【0038】セレクタ21a、21b、21c、21d・・・・・21m、21nは、たとえばD/Aコンパータで構成されている。セレクタ21a、21b、21c、21d、・・・21m、21nのうち、たとえは、奇数番目に配置されたセレクタは負権性出力専用である。負 40極性出力専用セレクタ21a、21c・・・・21mには、たとえば、負極性出力用の6ピットデータを負債性の階調電だが入力される。一方、正極性出力用の用セレクタ21b、21d・・・・21nには、たとえば、正極性出力用の6ピットデータとは、正極性出力用の6ピットデータと可能

【0039】パッファ・アンプ22a, 22b, 22 c, 22d, ・・・, 22m, 22nは、たとえばオペ アンプで構成されている。パッファ・アンプ22a, 2 2b, 22c, 22d, ・・・, 22m, 22nのう ち、たとえば、奇数番目にを図ざれた。)+1 例のバッファ・アンプは負極性出力専用であり、偶数番目の〕優のパッファ・アンプは正極性出力専用である。各正極性出力専用バッファ・アンプ22b、22d、・・・22 nの非反転入力端子には、それぞれ、正極性出力専用セレクタ21b、21d、・・・21nの出力電圧が印加される。

【0040】データライン切替えスイッチ25a、25b、・・・、25gは、それぞれ、負極性出力専用セシ 10 クタ21a、21c・・・・、21mの山力端干に接続されている。ここで、kを自然数とすると、データライン切替えスイッチは、第2k-1番目のセレクタ、負極性出力専用、の出力たを、所定のイミングで、第2k-1番目のパッファ・アンプ(負極性出力専用)の非反転入力端子または第2k+1番目のパッファ・アンプ(負極性出力専用)の非反転入力端子または第2k+1番目のパッファ・アンプ(負極性出力専用)の非反転入力端子に決一句に切り替える。その切替え動作は、外部から入力される制御信号によりむこなわれる。

【0041】出力極性切替えスイッチ23a, 23b, 23c, 23d, -・・・,23m, 23nは、それぞれ、出力パッド24a,24b,24c,24d,・・・,24m,24nに接続されている。出力パッド24a,24b,24c,24d,・・・,24m,24nは、図示しないLCDパネルに電気的に接続されていま

【0042】第2k-1番目の出力パッドには、出力極 性切替えスイッチにより、所定のタイミングで、第2k -1番目のバッファ・アンプ(負極性出力専用)の出力 雷圧または第2k番目のパッファ・アンプ(正極性出力 30 専用)の出力電圧が択一的に切り替えられて供給され る。第2k番目の出力パッドには、出力極性切替えスイ ッチにより、所定のタイミングで、第2k番目のバッフ ア・アンプ (正極性出力専用) の出力電圧または第2k +1番目のバッファ・アンプ(負極性出力専用)の出力 電圧が択一的に切り替えられて供給される。第2k-1 番目の出力パッドおよび第2k番目の出力パッドは、そ れぞれ第2k-1番目のデータラインおよびそれに隣接 する第2k番目のデータラインに接続されている。 【0043】出力極性切替えスイッチ23a、23b、 23c, 23d, ・・・, 23m, 23nの切替え動作 は、外部から入力される制御信号によりおこなわれる。 出力極性切替えスイッチ23a, 23b, 23c, 23 d. ・・・. 23m. 23nの切替えのタイミングは、 データライン切替えスイッチ25a. 25b. ・・・. 25gの切替えのタイミングと同期している。これらの スイッチは、たとえばMOSFETなどで構成される。 【0044】データライン切替えスイッチ25a, 25 b, ・・・, 25gが、第2k-1番目のセレクタの出 力先を第2k-1番目のバッファ・アンプにしている時 50 には、出力極性切替えスイッチ23a, 23b, 23

c、23d、・・・、23m、23nは、第2k-1番目および第2k番目の各出力パッドにそれぞれ第2k 1番目および第2k番目のパッファ・アンプの出力電圧を供給するように切り替わる。

(0045) また、データライン切替えスイッチ25 a, 25 b, ・・・, 25 gが、第2 k - 1 番目のセレクタの出力先を第2 k + 1 番目のバッファ・アンプにしている時には、出力極性の財表スイッチ23 a, 23 b, 23 c, 23 d, ・・・, 23 m, 23 nは、第2 k - 1 番目および第2 k 番目の各出力パッドにそれぞれ 10 第2 k 番目および第2 k + 1 番目のパッファ・アンプの出力電圧を保給するように切り替わる。

【0046】次に、実施の形態の作用について説明する。図3は、データライン切替えスイッチ25a、25b、・・・、25gにより、第2k-1番目のセレクタの出力先が第2k-1番目のパッファ・アンプになっている状態を示す図である。

【0047】具体的に説明すると、第1番目のデータD 1、第3番目のデータD3および第m番目のデータDm は、負極性のデータであり、それぞれ、第1番目のセレ クタ21a、第3番目のセレクタ21cおよび第m番目 のセレクタ21mに入力される。

【0048】一方、第2番目のデータD2、第4番目の データD4および第1番目のデータDnは、正極性のデ ータであり、それぞれ、第2番目のセレクタ21b、第 4番目のセレクタ21dおよび第1番目のセレクタ21 nに入力される。

【0049】第1番目のセレクタ21a、第2番目のセレクタ21b、第3番目のセレクタ21c、第4番目のセレクタ21d、第m番目のセレクタ21mおよび第m 30番目のセレクタ21nは、それぞれ、入力データに基づいて選択した喀蘭戦圧を、第1番目のパッファ・アンブ22a、第3番目のパッファ・アンブ22c、第4番目のパッファ・アンブ22d、第m番目のパッファ・アンブ22mおよび第m番目のパッファ・アンブ22cnおよび第m番目のパッファ・アンブ22cnに送る。

【0050】第1番目のバッファ・アンブ22 a、第3番目のバッファ・アンブ22 mは、それぞれ、第1番目の出力バッド マ・アンブ22 mは、それぞれ、第1番目の出力バッド 24 a、第3番目の出力バッド24 c および第m番目の 出力バッド24 mに負極性の駆動電圧V1、V3、Vm を供給する。また、第2番目のバッファ・アンブ22 b、第4番目のバッファ・アンブ22 d および第n番目 のバッファ・アンブ22 c nは、それぞれ、第2番目の バッアンドンブ22 nは、それぞれ、第2番目の バッド24 d および第

【0051】図4は、データライン切替えスイッチ25 a,25b,・・・・,25gにより、第2k-1番目の セレクタの出力先が第2k+1番目のパッファ・アンプ 50

n番目の出力パッド24nに正極性の駆動電圧V2. V

Vnを供給する。

になっている状態を示す図である。各データD1, D2, D3, D4, Dm, Dnは、セレクタの前段で一定の周期で極性が反転され、データの伝送経路が変更される。

る。 (0052] 第1番目のデータD1、第3番目のデータ D3および第m番目のデータDmは、正極性のデータと なり、それぞれ、第2番目のセレクタ21カ、第4番目 のセレクタ21 dおよび第n番目のセレクタ21カに入 力される。一方、第2番目のデータD2、第4番目のデー タとなり、それぞれ、第1番目のセレクタ21a、第3 番目のセレクタ21cおよび第m番目のセレクタ21a、第3 番目のセレクタ21cおよび第m番目のセレクタ21m に入力される。

【0053】第1番目のセレクタ21a、第2番目のセレクタ21b、第3番目のセレクタ21c、第4番目のセレクタ21c、第4番目のセレクタ21mなよび第n 番目のセレクタ21nは表び第n が見かたを 第2番目のパッファ・アンプ22c、第2番目のパッファ・アンプ22b、第5番目のパッファ・アンプ22n+1 および第n番目のパッファ・アンプ22n+1 なよび第n番目のパッファ・アンプ22n+1 なよび第n番目のパッファ・アンプ22n+1 に送る。

【0054】第2番目のパッファ・アンプ22b、第4番目のパッファ・アンプ22dおよび第1番目のパッファ・アンプ22rは、それぞれ、第1番目の肝力パッド24a、第3番目の出力パッド24cおよび第m番目の出力パッド24mに正極性の駆動電圧V1、V3、Vmを供給する。

【0055】また、第3番目のバッファ・アンプ22 c、第5番目のバッファ・アンプ22eおよび第n+1 番目のバッファ・アンプ22niは、それぞれ、第2番 目の出力パッド24b、第4番目の出力パッド24dお よび第n番目の出力パッド24n良正極性の駆動電圧V 2、V4、Vnを供給する。

【0056】上記実施の形態によれば、第1番目の出力 パッド24aには、第1番目のパッファ・アンプ22a の出力電圧と第2番目のパッファ・アンプ22bの出力 電子を100円である。第2番目の出力パッド24bには、 第2番目のパッファ・アンプ2cbの出力電圧が供給される。 【0057】第3番目の出力パッド24cには、第3番目のパッファ・アンプ2co出力電圧が供給される。 ラのパッファ・アンプ2co出力電圧を4番目のパッファ・アンプ2co出力電圧を4番目のパッファ・アンプ2co出力電圧を3を10分である。このように、任意の解接する出力パッド間には、必ず共通のパッファ・アンプ2を10分に

【0058】さらには、任意の隣接する2個の出力パッドにそれぞれ供給される出力電圧(階調電圧)は、常に、複数のパッファ・アンプのうちの任意の隣接する2個のパッファ・アンブからそれぞれ供給される。

【0059】そのため、任意の隣接するデータライン間

において、同一の階調表示をおこなうための駆動電圧に 大きな隔たりが生じるのを防ぐことができるので、同一 の階調表示の際に、画面に輝度ムラや縦スジが出るのを 防ぐことができる。

【0060】また、上記実施の形態によれば、カレント ミラー回路を構成するトランジスタの面積を大きくして バッファ・アンプを構成するオペアンプのオフセット雷 圧を小さくする必要がないため、LCDパネル駆動回路 の回路規模を小さくすることができる。それによって、 LCDパネルを用いた表示装置の小型化を図ることがで 10 するための模式図である。 きる。

【0061】以上において本発明は、種々設計変更可能 である。たとえば、バッファ・アンプは、オペアンプ以 外の構成のものであってもよい。また、セレクタやバッ ファ・アンプの極性の配列は、逆のパターンであっても よい。

[0062] 【発明の効果】本発明によれば、同一の階調表示の際の 駆動電圧が隣接する画素間で均質化されるので、画面に 輝度ムラや縦スジが出るのを防ぐことができる。また、 20 23a, 23b, 23c, 23d, 23m, 23n 出 バッファ・アンプがオペアンプの場合に、カレントミラ 一回路を構成するトランジスタの面積を大きくしてオペ アンプのオフセット電圧を小さくする必要がないため、\*

\* LCDパネル駆動回路の回路規模を小さくすることがで きる。

#### 【図面の簡単な説明】

【図1】本発明を適用したLCDパネル駆動回路の全体 構成を示すプロック図である。

【図2】本発明にかかる L.C.Dパネル駆動回路のセレク タおよびバッファ・アンプよりなる回路プロックの詳細 を示す概略図である。

【図3】図2に示すLCDパネル駆動回路の作用を説明

【図4】図2に示すLCDパネル駆動同路の作用を説明 するための別の模式図である。

【図5】従来のLCDパネル駆動回路の要部を示す概略 図である。


#### 【符号の説明】

21a, 21b, 21c, 21d, 21m, 21n t レクタ 22a, 22b, 22c, 22d, 22e, 22n, 2


2n+1 バッファ・アンプ 力極性切替えスイッチ


25a, 25b, 25g データライン切替えスイッ


[図1]



発明を選用したLCON 計画機関機の全体構成を示す2'の/別







[2] 5]

提来のLCDパネル都動は第の要がを示す根地面

# フロントページの続き

F ターム(参考) 50006 AA16 AC21 AF43 AF83 BB12 BC12 BF03 BF04 BF25 FA22 FA23 5008 AA10 BB05 DD05 EE29 FF12 GC12 JJ02